聯電宣布與華邦電、智原、日月光半導體和Cadence共同成立W2W 3D IC專案,提供一站式的堆疊封裝平台。資料照
晶圓代工大廠聯電今(10/31)宣佈,已與華邦電子、智原科技、日月光半導體和Cadence合作夥伴成立晶圓對晶圓(wafer-to-wafer, W2W)3D IC專案,共同協助其客戶加速3D封裝產品的生產。
聯電表示,此項合作案是利用矽堆疊技術,整合記憶體及處理器,提供一站式的堆疊封裝平台,以因應AI從雲端運算延伸到邊緣運算趨勢下,對元件層面高效運算不斷增加的需求。
此項與供應鏈夥伴共同推動的W2W 3D IC專案,目標在為邊緣運算AI應用於家用、工業物聯網、安全和智慧基礎設施等,對中高階運算力、可客製記憶體模組,以及較低功耗的需求提供解決方案。
該平台預計在2024年完成系統級驗證後就位,為客戶提供無縫接軌的製程。平台將解決各種異質整合之挑戰,包括邏輯和記憶體晶圓廠晶圓疊層規則的一致性、垂直晶圓整合的有效設計流程、及經過驗證的封裝和測試路徑。
在這項合作案中,聯電投入CMOS晶圓製造和晶圓對晶圓混合封裝技術,華邦電負責導入客製化超高頻寬元件架構,用於強大的邊緣運算AI設備,實現在各種平台和介面上的無縫部署。智原科技則提供全面的3D先進封裝一站式服務,及記憶體IP和ASIC小晶片設計服務。日月光負責晶圓切割、封裝和測試服務。至於Cadence進行晶圓對晶圓設計流程,提取矽穿孔特性和簽核認證;聯盟成員為合作案投入各自3D IC專長。